캐리 신호 계산

Generate (G)와 Propagate (P) 신호:
- Gi=Ai⋅Bi
- Pi=Ai⊕Bi
캐리 신호:
C1=G0+P0⋅C0
C2=G1+G0⋅P1+P1⋅P0⋅C0
C3=G2+G1⋅P2+G0⋅P1⋅P2+P2⋅P1⋅P0⋅C0
C4=G3+G2⋅P3+G1⋅P2⋅P3+G0⋅P1⋅P2⋅P3+P3⋅P2⋅P1⋅P0⋅C0
캐리 신호 계산 과정:
내부 캐리 신호 계산:
- 각 내부 캐리 신호 C[i]는 Generate 및 Propagate 신호를 이용하여 계산
- C[i]=G[i−1]∨(P[i−1]⋅C[i−1])
최종 캐리 출력:
- 최종 캐리 출력 Cout은 내부 캐리 신호의 마지막 비트를 사용하여 계산
- Cout=C[N]
합 계산:
- 각 비트의 합은 Propagate 신호와 내부 캐리 신호를 XOR 연산하여 계산
- Si=Pi⊕Ci−1
Carry-LookAhead Adder 설계


'Verilog-Basic' 카테고리의 다른 글
Encoder/Decoder 설계 (0) | 2024.07.13 |
---|---|
ALU(Arithmetic Logic Unit, 산술 논리 연산 장치) - ALU 74181 설계 (0) | 2024.07.11 |
Multiplexer (MUX, 멀티플렉서)/Demultiplexer(Demux) 설계 (0) | 2024.07.10 |
Ripple Carry Adder (리플 캐리 가산기), n bit full adder 설계 (0) | 2024.07.09 |
1-Bit half adder, full adder (반가산기, 전가산기 설계) (0) | 2024.07.09 |