Encoder/Decoder 설계

EncoderEncoder의 정의와 역할인코더는 주어진 입력을 특정한 출력 코드로 변환하는 디지털 회로이다.이는 주로 입력 신호를 더 작은 비트 크기의 이진 코드로 변환하는 데 사용된다.데이터 전송, 데이터 압축, 오류 검출 및 수정 등의 다양한 디지털 시스템에서 중요한 역할을 한다.  다시말해서, m-bit input code를 n-bit output code로 변환하는 장치이다. (여기서 $n \leq m \leq 2n$)인코더는 $2^n$ (또는 그 이하)개의 input lines과 n개의 output lines를 가지며,입력 값에 해당하는 이진 코드를 생성하게 된다.일반적으로 인코더는 1인 비트가 하나만 있는 코드를 이 비트가 나타나는 위치에 해당하는 이진 코드로 변환한다. $2^n$-to-n 인..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 13.
• textsms

ALU(Arithmetic Logic Unit, 산술 논리 연산 장치) - ALU 74181 설계

ALU (Arithmetic Logic Unit, 산술 논리 연산 장치)컴퓨터 공학에서 ALU(Arithmetic Logic Unit)는 컴퓨터의 중앙 처리 장치(CPU)에서 매우 중요한 구성요소이다.ALU는 산술 연산(덧셈, 뺄셈 등)과 논리 연산(AND, OR, NOT 등)을 수행하는 역할을 한다.이 포스팅에서는 ALU의 기본적인 개념과 실제 설계 결과와 그에 대한 코드를 제공한다. ALU의 기본 개념ALU는 CPU의 핵심 구성 요소 중 하나로, 데이터를 처리하고 연산을 수행하는 기능을 담당한다.일반적으로 ALU는 다음과 같은 두가지 주요 기능을 수행한다. 산술 연산 (Arithmetic) : 정수의 덧셈, 뺄셈, 곱셈, 나눗셈 등논리 연산 (Logic) : AND, OR, NOT, XOR 등의 논리..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 11.
• textsms

Multiplexer (MUX, 멀티플렉서)/Demultiplexer(Demux) 설계

MUX 전체 코드DEMUX 전체 코드 Multiplexer 란? 멀티플렉서의 정의멀티플렉서(MUX)는 여러 개의 입력 신호 중 하나를 선택하여 단일 출력 신호로 전달하는 논리 회로이다.멀티플렉서는 다양한 디지털 시스템에서 사용되며, 선택 기능을 효율적으로 수행한다.멀티플렉서의 구성정보 입력 ($I0, I1, ..., I_{2^n - 1}$): 멀티플렉서는 (2^n)개의 정보 입력을 가질 수 있다. 이 중 하나가 선택되어 출력한다.제어 입력 (선택 입력, $S_{n-1}, … S0$): n개의 제어 입력은 Select Lines을 의미하며, 어떤 정보 입력이 출력될지를 결정한다.출력 (Y): 선택된 정보 입력이 출력으로 전달 멀티플렉서의 동작 원리와 활용멀티플렉서는 제어 입력(선택선)에 따라 특정 정보 입..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 10.
• textsms

Carry-Lookahead Adder 설계

캐리 신호 계산     Generate (G)와 Propagate (P) 신호:$G_i = A_i \cdot B_i$$P_i = A_i \oplus B_i$캐리 신호:$C_1 = G_0 + P_0 \cdot C_0$$C_2 = G_1 + G_0 \cdot P_1 + P_1 \cdot P_0 \cdot C_0$$C_3 = G_2 + G_1 \cdot P_2 + G_0 \cdot P_1 \cdot P_2 + P_2 \cdot P_1 \cdot P_0 \cdot C_0$$C_4 = G_3 + G_2 \cdot P_3 + G_1 \cdot P_2 \cdot P_3 + G_0 \cdot P_1 \cdot P_2 \cdot P_3 + P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot C_0$ ..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 9.
• textsms

Ripple Carry Adder (리플 캐리 가산기), n bit full adder 설계

Ripple Carry Adder 개념 및 구조도  4 bit Ripple Carry Adder 설계module ripple_carry_adder_4bit( input wire [3:0] a, b, input wire c_in, output wire [3:0] sum, output wire c_out); wire c1, c2, c3; // 4_bit ripple carry adder body // instantiate full_adder_Structure full_adder fa_1 (a[0], b[0], c_in, sum[0], c1); full_adder fa_2 (a[1], b..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 9.
• textsms

1-Bit half adder, full adder (반가산기, 전가산기 설계)

설계 code 링크  반가산기 half adder 반가산기는 두 개의 1비트 이진수를 더하여 합(Sum)과 자리올림(Carry)을 생성한다.합( Sum ): 입력 A와 B의 XOR 결과자리올림( Carry ): 입력 A와 B의 AND 결과반가산기 진리표Input AInput B합 (Sum)자리올림 (Carry)0000011010101101  반가산기 verilog 설계 // Half Adder Modulemodule half_adder( input wire x, y, // Input bits output wire s, c // Sum and carry outputs); // XOR gate for sum calculation xor xor1(s, x, y); // A..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 9.
• textsms