Comparator 설계

전체 코드 링크  Comparator 개념 및 소개Comparator(비교기)는 디지털 시스템에서 두 개의 이진수를 비교하는 기본적인 컴포넌트이다. 비교기는 산술 연산, 정렬 알고리즘, 디지털 회로에서의 의사 결정 과정 등 다양한 분야에서 사용된다.이 글에서는 Cascadable N-bit Comparator와 일반 N-bit Comparator의 설계 및 구현에 대해 설명할 것이다. Comparator(비교기)는 두 개의 이진수를 비교하여 그 상대적 크기를 결정하는 디지털 회로이다.일반적으로 첫 번째 수가 두 번째 수보다 큰지, 작은지 또는 같은지를 나타내는 세 가지 출력을 생성한다. N-bit Comparator :  두 개의  N비트 이진수를 비교하여 어느 수가 큰지, 작은지, 같은지를 출력하는 비..

• format_list_bulleted Verilog-Basic
• · 2024. 8. 6.
• textsms

All Bit Zero/One Detector 설계

전체 코드 링크  All Bit Zero / One Detector의 개념개념All Bit Zero/One Detector는 디지털 회로에서 특정 입력 비트 패턴을 검출하는 데 사용된다.이 회로는 입력 비트가 모두 0이거나 1일 때 이를 검출하여 출력으로 나타내는 기능을 한다.데이터 무결성 검증, 오류 검출, 특정 조건 만족 여부 등을 확인하는 데 활용될 수 있다. All Bit Zero : 모든 비트가 0일 때, 0All Bit One L 모든 비트가 1일 때, 1  All Bit Zero / One Detector 설계 구현All Bit Zero Detector는 모든 입력 비트를 NOR 게이트에 연결하여 구현All Bit One Detector는 모든 입력 비트를 AND 게이트에 연결하여 구현  ..

• format_list_bulleted Verilog-Basic
• · 2024. 8. 6.
• textsms

9 Bit Parity Generator 설계

전체 코드 링크  Parity Bit란? 우선 Parity Bit (패리티 비트) 란 무엇일까?패리티 비트는 시리얼 통신에서 정보가 송신, 수신 되는 과정에서 데이터에 오류가 생겼는지를 검사하기 위해서 사용되는 오류 검출 코드(error detecting code)이다.1로 된 비트들의 개수가 항상 짝수 또는 홀수가 되도록 Byte(바이트)의 끝에 붙인다.   Even Parity Bit (짝수 패리티 비트) : 전체 비트열 내의 비트 1의 개수가 짝수가 되도록 패리티비트를 추가하는 것이다.예시) 8비트 Data 01010001의 경우 1의 개수가 3개로 홀수이므로,         짝수 패리티 비트는 1이 되며 전체 비트는 010100011이 된다.Odd Parity Bit (홀수 패리티 비트) : 전체..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 15.
• textsms

Encoder/Decoder 설계

EncoderEncoder의 정의와 역할인코더는 주어진 입력을 특정한 출력 코드로 변환하는 디지털 회로이다.이는 주로 입력 신호를 더 작은 비트 크기의 이진 코드로 변환하는 데 사용된다.데이터 전송, 데이터 압축, 오류 검출 및 수정 등의 다양한 디지털 시스템에서 중요한 역할을 한다.  다시말해서, m-bit input code를 n-bit output code로 변환하는 장치이다. (여기서 $n \leq m \leq 2n$)인코더는 $2^n$ (또는 그 이하)개의 input lines과 n개의 output lines를 가지며,입력 값에 해당하는 이진 코드를 생성하게 된다.일반적으로 인코더는 1인 비트가 하나만 있는 코드를 이 비트가 나타나는 위치에 해당하는 이진 코드로 변환한다. $2^n$-to-n 인..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 13.
• textsms

ALU(Arithmetic Logic Unit, 산술 논리 연산 장치) - ALU 74181 설계

ALU (Arithmetic Logic Unit, 산술 논리 연산 장치)컴퓨터 공학에서 ALU(Arithmetic Logic Unit)는 컴퓨터의 중앙 처리 장치(CPU)에서 매우 중요한 구성요소이다.ALU는 산술 연산(덧셈, 뺄셈 등)과 논리 연산(AND, OR, NOT 등)을 수행하는 역할을 한다.이 포스팅에서는 ALU의 기본적인 개념과 실제 설계 결과와 그에 대한 코드를 제공한다. ALU의 기본 개념ALU는 CPU의 핵심 구성 요소 중 하나로, 데이터를 처리하고 연산을 수행하는 기능을 담당한다.일반적으로 ALU는 다음과 같은 두가지 주요 기능을 수행한다. 산술 연산 (Arithmetic) : 정수의 덧셈, 뺄셈, 곱셈, 나눗셈 등논리 연산 (Logic) : AND, OR, NOT, XOR 등의 논리..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 11.
• textsms

Multiplexer (MUX, 멀티플렉서)/Demultiplexer(Demux) 설계

MUX 전체 코드DEMUX 전체 코드 Multiplexer 란? 멀티플렉서의 정의멀티플렉서(MUX)는 여러 개의 입력 신호 중 하나를 선택하여 단일 출력 신호로 전달하는 논리 회로이다.멀티플렉서는 다양한 디지털 시스템에서 사용되며, 선택 기능을 효율적으로 수행한다.멀티플렉서의 구성정보 입력 ($I0, I1, ..., I_{2^n - 1}$): 멀티플렉서는 (2^n)개의 정보 입력을 가질 수 있다. 이 중 하나가 선택되어 출력한다.제어 입력 (선택 입력, $S_{n-1}, … S0$): n개의 제어 입력은 Select Lines을 의미하며, 어떤 정보 입력이 출력될지를 결정한다.출력 (Y): 선택된 정보 입력이 출력으로 전달 멀티플렉서의 동작 원리와 활용멀티플렉서는 제어 입력(선택선)에 따라 특정 정보 입..

• format_list_bulleted Verilog-Basic
• · 2024. 7. 10.
• textsms